- Tytuł:
-
Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich
Address Generator Realization Using Completely-Specified Boolean Functions - Autorzy:
-
Majchrzyk, M.
Borowik, G.
Darakchiev, R. - Data publikacji:
- 2008
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
synteza logiczna
generator adresu
układy sekwencyjne
dekompozycja
FPGA
pamięci wbudowane
komórka logiczna
logic synthesis
Address Generator
finite state machine
decomposition
embedded memories
logic cell - Dostawca treści:
- Biblioteka Nauki
Artykuł