- Tytuł:
-
Synteza logiczna zespołu funkcji ukierunkowana na minimalizację liczby wykorzystywanych bloków logicznych PAL w oparciu o zmodyfikowany graf wyjść
The Logic Synthesis of the Multi-Output Boolean Function Directed to PAL Logic Block Number Minimization Based on a Modified Graphs Nodes - Autorzy:
-
Kubica, M.
Kania, D. - Data publikacji:
- 2011
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
synteza logiczna
graf wyjść
układ CPLD
logic synthesis
graph's nodes
CPLD structure - Dostawca treści:
- Biblioteka Nauki
Artykuł