- Tytuł:
-
A rationalized structure of processing unit to multiply 3x3 matrices
Zracjonalizowana struktura jednostki procesorowej do mnożenia macierzy trzeciego stopnia - Autorzy:
-
Cariow, A.
Sysło, W.
Cariowa, G.
Gliszczyński, M. - Data publikacji:
- 2012
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA
matrix multiplier
hardware complexity reduction
FPGA implementation - Dostawca treści:
- Biblioteka Nauki
Artykuł