Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Warmińsko-Mazurska Biblioteka Pedagogiczna w Olsztynie Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaWarmińsko-Mazurska Biblioteka Pedagogiczna w Olsztynie

Wyszukujesz frazę "układ FPGA" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-25 z 25
    Tytuł:
    Implementacja algorytmu korekcji niejednorodności odpowiedzi matrycy mikrobolometrycznej w układzie programowalnym
    Implementation of response nonuniformity correction algorithm of microbolometer focal plane array in programmable logic device
    Autorzy:
    Orżanowski, T.
    Sosnowski, T.
    Kastek, M.
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikrobolometr
    korekcja niejednorodności
    układ FPGA
    micobolometer
    nonuniformity correction
    FPGA device
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Implementacja regulatora PID w układzie FPGA do sterowania aktywnym zawieszeniem magnetycznym z magnesami trwałymi
    The FPGA implementation of the PID controller for the active magnetic bearing with permanent magnets
    Autorzy:
    Brzozowski, B.
    Henzel, M.
    Mazurek, P.
    Data publikacji:
    2012
    Wydawca:
    Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
    Tematy:
    układ FPGA
    regulator PID
    zawieszenie magnetyczne
    FPGA
    PID algorithms
    magnetic bearing
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    System sterowania generatora reluktancyjnego przełączalnego z zastosowaniem procesora sygnałowego i układu FPGA
    Control system of switched reluctance generator based on DSP and FPGA
    Autorzy:
    Bogusz, P.
    Korkosz, M.
    Powrózek, A.
    Data publikacji:
    2015
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
    Tematy:
    generator reluktancyjny przełączalny
    procesor sygnałowy
    układ FPGA
    switched reluctance generator
    DSP
    FPGA
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Methods of designing of compositional microprogram control units with mutual memory
    Metody projektowania mikroprogramowanych jednostek sterujących o adresowaniu wspólnym
    Autorzy:
    Wiśniewski, R.
    Barkalov, A. A.
    Janik, A.
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    programowalny układ FPGA
    compositional microprogram control unit (CMCU)
    field programmable gate array (FPGA)
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Projektowanie sterowników mikroprogramowanych z wykorzystaniem bloków pamięci układów programowalnych
    Design of microprogrammed controllers with dedicated memory blocks
    Autorzy:
    Wiśniewski, R.
    Barkalov, A. A.
    Halang, W. A.
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterownik mikroprogramowany (mikroprogramowany układ sterujący)
    programowalny układ FPGA
    Microprogrammed Controller (Compositional Microprogram Control Unit)
    field programmable gate array (FPGA)
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich
    Analysis of computing power of hardware platforms for amulti-axis controller of direct drives
    Autorzy:
    Góra, G.
    Mars, P.
    Petko, M.
    Karpiel, G.
    Data publikacji:
    2018
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
    Tematy:
    moc obliczeniowa
    mikrokontrolery ARM Cortex
    układ FPGA
    sterownik prądowy
    computing power
    ARM Cortex microcontrollers
    FPGA
    current loop
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich
    Analysis of computing power of hardware platforms for a multi-axis controller of direct drives
    Autorzy:
    Góra, Grzegorz
    Mars, Piotr
    Petko, Maciej
    Karpiel, Grzegorz
    Data publikacji:
    2019
    Wydawca:
    Wydawnictwo Druk-Art
    Tematy:
    moc obliczeniowa
    mikrokontrolery ARM Cortex
    układ FPGA
    sterownik prądowy
    computing power
    ARM Cortex microcontrollers
    FPGA
    current loop
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Synteza mikroprogramowanych układów sterujących z identyfikacją wyjść oraz dekoderem funkcji
    Synthesis of compositional microprogram control units with outputs identification and function decoder
    Autorzy:
    Wiśniewski, R.
    Barkalov, A. A.
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    dekoder funkcji
    programowalny układ FPGA
    compositional microprogram control unit (CMCU)
    function decoder
    field programmable gate array (FPGA)
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Realizacja urządzeń automatyki elektroenergetycznej na bazie układów FPGA
    Realization of automatic power system devices based on FPGA chip
    Autorzy:
    Niklas, P.
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układ FPGA
    przetwarzanie równoległe
    sprzętowa realizacja
    układ automatycznej synchronizacji prądnic
    FPGA chip
    parallel realization
    hardware realization
    automatic synchronizer of power units
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Kodowanie klas POLC w mikroprogramowanych układach sterujących
    The encoding of POLC classes in microprogram control units
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Bieganowski, J.
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układ mikroprogramowany
    współdzielenie kodów
    łańcuch bloków operacyjnych
    układ FPGA
    tablica LUT
    osadzony blok pamięci
    microprogram control unit
    code sharing
    FPGA
    LUT
    embedded memory
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA
    On Application of Ring Linear Feedback Shift Registers to Testing of Interconnects in FPGAs
    Autorzy:
    Hławiczka, A.
    Gucwa, K.
    Garbolino, T.
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    liniowy rejestr pierścieniowy
    testowanie połączeń
    lokalizacja uszkodzeń
    identyfikacja uszkodzeń
    sygnatura
    słownik diagnostyczny
    układ FPGA
    ring linear feedback shift register
    interconnect testing
    fault localization
    fault identification
    signature
    fault dictionary
    field programmable gate array (FPGA)
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Sprzętowa realizacja procesu dekompozycji lingwistycznej bazy wiedzy systemu wnioskowania przybliżonego
    Hardware Implementation of the Knowledge Base Linguistic Decomposition of the Fuzzy Inference System
    Autorzy:
    Wyrwoł, B.
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    funkcja przynależności
    reguła rozmyta
    baza wiedzy
    wnioskowanie przybliżone
    dekompozycja relacyjna
    dekompozycja lingwistyczna
    układ reprogramowalny FPGA
    membership function
    fuzzy rule
    fuzzy relation
    knowledge base
    fuzzy inference
    relational decomposition
    linguistic decomposition
    FPGA
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Wpływ sposobu detekcji sygnałów enkodera inkrementalnego na opóźnienia wyznaczania zakresów zasilania pasm silnika SRM
    The method of detection of signals from an incremental encoder for delays in determining the range of power supply for switched reluctance motor phases
    Autorzy:
    Rataj, Daniel
    Tomczewski, Krzysztof
    Data publikacji:
    2019
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    układ programowalny
    FPGA
    detekcja położenia
    enkoder
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    A rationalized structure of processing unit to multiply 3x3 matrices
    Zracjonalizowana struktura jednostki procesorowej do mnożenia macierzy trzeciego stopnia
    Autorzy:
    Cariow, A.
    Sysło, W.
    Cariowa, G.
    Gliszczyński, M.
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układ mnożenia macierzy
    redukcja złożoności sprzętowej
    implementacja na FPGA
    matrix multiplier
    hardware complexity reduction
    FPGA implementation
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Metoda syntezy mikroprogramowanego układu sterującego z rozszerzonym formatem mikroinstrukcji
    Synthesis method for CMCU with extended microinstruction format
    Autorzy:
    Barkalov, A. A.
    Titarenko, L.
    Bieganowski, J.
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    CPLD
    FPGA
    compositional microprogram control unit (CMCU)
    CMCU
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    A parallel hardware-oriented algorithm for constant matrix-vector multiplication with reduced multiplicative complexity
    Równoległy sprzętowo zorientowany algorytm mnożenia macierzy stałych przez wektor ze zredukowaną złożonością multiplikatywną
    Autorzy:
    Cariow, A.
    Cariow, G.
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    constant coefficient matrix-vector multiplier
    hardware complexity reduction
    FPGA implementation
    układ mnożenia macierzy
    redukcja złożoności sprzętowej
    implementacja na FPGA
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Implementacja sprzętowa algorytmu MD5 w układach FPGA z użyciem mikroprogramowanego układu sterującego
    Hardware implementation of MD5 algorithm in FPGAs using compositional microprogram control unit
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Bieganowski, J.
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    osadzony blok pamięci
    algorytm MD5
    FPGA
    MD5
    compositional microprogram control unit (CMCU)
    field programmable gate array (FPGA)
    Embedded Memory Block
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Zastosowanie układów programowalnych do obsługi modelu przenośnika taśmowego
    The use of programmable devices in handling the model of a conveyor
    Autorzy:
    Bargieł, K.
    Noga, K.
    Data publikacji:
    2012
    Wydawca:
    Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
    Tematy:
    model przenośnika taśmowego
    układ programowalny
    FPGA
    detekcja kolorów
    pomiar wysokości
    model of the conveyor
    programmable system
    color detection
    measurement of height
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Mikroprogramowany układ sterujący z współdzieleniem kodów oraz mikroinstrukcjami sterującymi
    Compositional microprogram control unit with code sharing and control microinstructions
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Bieganowski, J.
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    współdzielenie kodów
    łańcuch bloków operacyjnych
    tabela LUT
    osadzony blok pamięci
    compositional microprogram control unit (CMCU)
    code sharing
    operational linear chain
    field programmable gate array (FPGA)
    lookup table
    design
    Embedded Memory Block
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
      Wyświetlanie 1-25 z 25

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies

      Prześlij opinię

      Twoje opinie są dla nas bardzo ważne i mogą być niezwykle pomocne w pokazaniu nam, gdzie możemy dokonać ulepszeń. Bylibyśmy bardzo wdzięczni za poświęcenie kilku chwil na wypełnienie krótkiego formularza.

      Formularz